- 1 Параллельные АЦП
- 2 Последовательные АЦП
- 2.2 АЦП последовательного приближения
- 2.3 Интегрирующие АЦП
- 2.3.1 АЦП многотактного интегрирования
- 3 Последовательно-параллельные АЦП
- 3.2 Многотактные последовательно-параллельные АЦП
- 3.3 Конвейерные АЦП
- Преобразование биполярных входных сигналов
- 3 Последовательно-параллельные АЦП
- 3.2 Многотактные последовательно-параллельные АЦП
- 3.3 Конвейерные АЦП
1 Параллельные АЦП
АЦП этого типа осуществляют квантование сигнала одновременно с помощью
набора компараторов, включенных параллельно источнику входного сигнала.
На рисунке 13 показана реализация параллельного метода АЦ-преобразования
для 3-разрядного числа.
Рисунок 13 Схема параллельного АЦП
С помощью трех двоичных разрядов можно представить восемь различных
чисел, включая нуль. Необходимо, следовательно, семь компараторов. Семь
соответствующих эквидистантных опорных напряжений образуются с помощью
резистивного делителя.
Если приложенное входное напряжение не выходит за пределы диапазона от 5/2h,
до 7/2h, где h=Uоп/7 – квант входного
напряжения, соответствующий единице младшего разряда АЦП, то компараторы с 1-го
по 3-й устанавливаются в состояние 1, а компараторы с 4-го по 7-й – в состояние
0.
Таблица 1 Диаграмма состояний приоритетного шифратора
Входное напряжение | Состояние компараторов | Выходы | ||||||||
Uвх/h | К7 | К6 | К5 | К4 | К3 | К2 | К1 | Q2 | Q1 | Q0 |
0 1 2 3 4 5 6 7 | 0 0 0 0 0 0 0 1 | 0 0 0 0 0 0 1 1 | 0 0 0 0 0 1 1 1 | 0 0 0 0 1 1 1 1 | 0 0 0 1 1 1 1 1 | 0 0 1 1 1 1 1 1 | 0 1 1 1 1 1 1 1 | 0 0 0 0 1 1 1 1 | 0 0 1 1 0 0 1 1 | 0 1 0 1 0 1 0 1 |
Подключение приоритетного шифратора непосредственно к выходу АЦП может
привести к ошибочному результату при считывании выходного кода.
Рассмотрим, например переход от трех к четырем, или в двоичном коде от
011 к 100. Если старший разряд вследствие меньшего времени задержки изменит
свое состояние раньше других разрядов, то временно на выходе возникнет число
111, т.е. семь. Величина ошибки в этом случае составит половину измеряемого
диапазона.
Так как результаты АЦ-преобразования записываются, как правило, в
запоминающее устройство, существует вероятность получить полностью неверную величину.
Решить эту проблему можно, например, с помощью устройства выборки-хранения
(УВХ). Некоторые интегральные микросхемы (ИМС) параллельных АЦП снабжаются
сверхскоростными УВХ, имеющими время выборки порядка 0,1 нс.
Другой путь состоит в использовании кода Грея, характерной особенностью
которого является изменение только одной кодовой позиции при переходе от одного
кодового значения к другому. Наконец, в некоторых АЦП для снижения вероятности
сбоев при параллельном АЦ-преобразовании используется двухтактный цикл, когда
сначала состояния выходов компараторов фиксируются, а затем, после установления
состояния приоритетного шифратора, подачей активного фронта на синхровход
выходного регистра в него записывают выходное слово АЦП.
Как видно из таблицы 1, при увеличении входного сигнала компараторы
устанавливаются в состояние 1 по очереди – снизу вверх. Такая очередность не
гарантируется при быстром нарастании входного сигнала, так как из-за различия
во временах задержки компараторы могут переключаться в другом порядке.
Приоритетное кодирование позволяет избежать ошибки, возможной в этом случае,
благодаря тому, что единицы в младших разрядах не принимаются во внимание
приоритетным шифратором.
Благодаря одновременной работе компараторов параллельный АЦП является самым
быстрым.
2 Последовательные АЦП
.2.1 АЦП последовательного счета
Этот преобразователь является типичным примером последовательных АЦП с
единичными приближениями и состоит из компаратора, счетчика и ЦАП (рисунок 14).
На один вход компаратора поступает входной сигнал, а на другой – сигнал
обратной связи с ЦАП.
Рисунок 14 Структурная схема АЦП последовательного счёта
Работа преобразователя начинается с прихода импульса запуска, который
включает счетчик, суммирующий число импульсов, поступающих от генератора
тактовых импульсов ГТИ. Выходной код счетчика подается на ЦАП, осуществляющий
его преобразование в напряжение обратной связи Uос. Процесс
преобразования продолжается до тех пор, пока напряжение обратной связи
сравняется со входным напряжением и переключится компаратор, который своим
выходным сигналом прекратит поступление тактовых импульсов на счетчик. Переход
выхода компаратора из 1 в 0 означает завершение процесса преобразования.
Выходной код, пропорциональный входному напряжению в момент окончания
преобразования, считывается с выхода счетчика.
Время преобразования АЦП этого типа является переменным и определяется
входным напряжением. Его максимальное значение соответствует максимальному
входному напряжению и при разрядности двоичного счетчика N и частоте тактовых
импульсов fтакт равно:
(6.1)
Статическая
погрешность преобразования определяется суммарной статической погрешностью
используемых ЦАП и компаратора. Частоту счетных импульсов необходимо выбирать с
учетом завершения переходных процессов в них.
При
работе без устройства выборки-хранения апертурное время совпадает с временем
преобразования. Как следствие, результат преобразования чрезвычайно сильно
зависит от пульсаций входного напряжения. При наличии высокочастотных пульсаций
среднее значение выходного кода нелинейно зависит от среднего значения входного
напряжения. Это означает, что АЦП данного типа без устройства выборки-хранения
пригодны для работы с постоянными или медленно изменяющимися напряжениями,
которые за время преобразования изменяются не более, чем на значение кванта
преобразования.
Таким
образом, особенностью АЦП последовательного счета является небольшая частота
дискретизации, достигающая нескольких килогерц. Достоинством АЦП данного класса
является сравнительная простота построения, определяемая последовательным
характером выполнения процесса преобразования.
2.2 АЦП последовательного приближения
Преобразователь этого типа, называемый в литературе также АЦП с
поразрядным уравновешиванием, является наиболее распространенным вариантом
последовательных АЦП.
В основе работы этого класса преобразователей лежит принцип дихотомии,
т.е последовательного сравнения измеряемой величины с 1/2,
1/4, 1/8 и т.д. от возможного
максимального значения ее.
Это позволяет для N-разрядного АЦП последовательного приближения
выполнить весь процесс преобразования за N последовательных шагов (итераций)
вместо 2N-1 при использовании последовательного счета и получить
существенный выигрыш в быстродействии. Так, уже при N=10 этот выигрыш достигает
100 раз и позволяет получить с помощью таких АЦП до 105…106
преобразований в секунду. В то же время статическая погрешность этого типа
преобразователей, определяемая в основном используемым в нем ЦАП, может быть
очень малой, что позволяет реализовать разрешающую способность до 18 двоичных
разрядов при частоте выборок до 200 кГц.
Рисунок 15 Структурная схема и временные диаграммы АЦП последовательного
приближения
Рассмотрим принципы построения и работы АЦП последовательного приближения
на примере классической структуры (рисунок 15, а) 4-разрядного преобразователя,
состоящего из трех основных узлов: компаратора, регистра последовательного
приближения (РПП) и ЦАП.
После подачи команды “Пуск” с приходом первого тактового
импульса РПП принудительно задает на вход ЦАП код, равный половине его шкалы (для
4-разрядного ЦАП это 10002=810). Благодаря этому
напряжение Uос на выходе ЦАП (рисунок 16, б)
(6.2),
где
h – квант выходного напряжения ЦАП, соответствующий единице младшего разряда
(ЕМР). Эта величина составляет половину возможного диапазона преобразуемых
сигналов. Если входное напряжение больше, чем эта величина, то на выходе
компаратора устанавливается 1, если меньше, то 0. В этом последнем случае схема
управления должна переключить старший разряд d3 обратно в состояние
нуля. Непосредственно вслед за этим остаток
(6.3)
таким
же образом сравнивается с ближайшим младшим разрядом и т.д. После четырех
подобных выравнивающих шагов в регистре последовательного приближения
оказывается двоичное число, из которого после цифро-аналогового преобразования
получается напряжение, соответствующее Uвх с точностью до 1 ЕМР.
Выходное число может быть считано с РПП в виде параллельного двоичного кода по
N линиям. Кроме того, в процессе преобразования на выходе компаратора, как это
видно из рисунка 15, б, формируется выходное число в виде последовательного
кода старшими разрядами вперед.
Быстродействие
АЦП данного типа определяется суммой времени установления tуст ЦАП
до установившегося значения с погрешностью, не превышающей 0,5 ЕМР, времени
переключения компаратора tк и задержки распространения сигнала в
регистре последовательного приближения tз.
Сумма
tк tз является величиной постоянной, а tуст
уменьшается с уменьшением веса разряда. Следовательно для определения младших
разрядов может быть использована более высокая тактовая частота. При
поразрядной вариации fтакт возможно уменьшение времени
преобразования tпр на 40%. Для этого в состав АЦП может быть включен
контроллер.
При
работе без устройства выборки-хранения апертурное время равно времени между
началом и фактическим окончанием преобразования, которое так же, как и у АЦП
последовательного счета, по сути зависит от входного сигнала, т.е. является
переменным. Возникающие при этом апертурные погрешности носят также нелинейный
характер. Поэтому для эффективного использования АЦП последовательного
приближения, между его входом и источником преобразуемого сигнала следует
включать УВХ. Большинство выпускаемых в настоящее время ИМС АЦП последовательного
приближения имеет встроенные устройства выборки-хранения или, чаще, устройства
слежения-хранения (track-hold), управляемые сигналом запуска АЦП. Устройство
слежения-хранения отличается тем, что постоянно находится в режиме выборки,
переходя в режим хранения только на время преобразования сигнала.
Данный
класс АЦП занимает промежуточное положение по быстродействию, стоимости и
разрешающей способности между последовательно-параллельными и интегрирующими
АЦП и находит широкое применение в системах управления, контроля и цифровой
обработки сигналов.
2.3 Интегрирующие АЦП
Недостатком рассмотренных выше последовательных АЦП является низкая
помехоустойчивость результатов преобразования. Действительно, выборка
мгновенного значения входного напряжения, обычно включает слагаемое в виде
мгновенного значения помехи. Впоследствии при цифровой обработке
последовательности выборок эта составляющая может быть подавлена, однако на это
требуется время и вычислительные ресурсы. В АЦП, рассмотренных ниже, входной
сигнал интегрируется либо непрерывно, либо на определенном временнoм интервале,
длительность которого обычно выбирается кратной периоду помехи. Это позволяет
во многих случаях подавить помеху еще на этапе преобразования. Платой за это
является пониженное быстродействие интегрирующих АЦП.
2.3.1 АЦП многотактного интегрирования
Упрощенная схема АЦП, работающего в два основных такта (АЦП двухтактного
интегрирования), приведена на рисунке 16.
Рисунок 16 Упрощенная схема АЦП двухтактного интегрирования
Преобразование проходит две стадии: стадию интегрирования и стадию счета.
В начале первой стадии ключ S1 замкнут, а ключ S2
разомкнут. Интегратор И интегрирует входное напряжение Uвх. Время
интегрирования входного напряжения t1 постоянно; в качестве таймера
используется счетчик с коэффициентом пересчета Kсч, так что
(6.4)
К
моменту окончания интегрирования выходное напряжение интегратора составляет
(6.5)
где
Uвх.ср. – среднее за время t1 входное напряжение.
После
окончания стадии интегрирования ключ S1 размыкается, а ключ S2
замыкается и опорное напряжение Uоп поступает на вход интегратора.
При этом выбирается опорное напряжение, противоположное по знаку входному
напряжению. На стадии счета выходное напряжение интегратора линейно уменьшается
по абсолютной величине, как показано на рис. 17.
Рисунок
17 Временные диаграммы двухтактного интегрирования
Стадия
счета заканчивается, когда выходное напряжение интегратора переходит через
нуль. При этом компаратор К переключается и счет останавливается. Интервал
времени, в котором проходит стадия счета, определяется уравнением
(6.7)
Подставив
значение Uи(t1) из (7) в (8) с учетом того, что
(6.8)
где
n2 – содержимое счетчика после окончания стадии счета, получим
результат:
(6.9)
Из
этой формулы следует, что отличительной особенностью метода многотактного
интегрирования является то, что ни тактовая частота, ни постоянная
интегрирования RC не влияют на результат. Необходимо только потребовать, чтобы
тактовая частота в течение времени t1 t2 оставалась
постоянной. Это можно обеспечить при использовании простого тактового
генератора, поскольку существенные временные или температурные дрейфы частоты
происходят за время несопоставимо большее, чем время преобразования.
При
выводе выражений (6)…(10) мы видели, что в окончательный результат входят не
мгновенные значения преобразуемого напряжения, а только значения, усредненные
за время t1. Поэтому переменное напряжение ослабляется тем сильнее,
чем выше его частота.
Определим
коэффициент передачи помехи КП для АЦП двухтактного интегрирования.
Пусть на вход интегратора поступает гармонический сигнал единичной амплитуды
частотой f с произвольной начальной фазой j. Среднее значение этого сигнала за
время интегрирования t1 равно
(6.10)
Эта
величина достигает максимума по модулю при j = /- pk, k=0, 1, 2,… В этом
случае
(6.11)
Рисунок
18 Частотная характеристика коэффициента подавления помех АЦП двухтактного
интегрирования
Из
(6.11) следует, что переменное напряжение, период которого в целое число раз
меньше t1, подавляется совершенно (рисунок 18). Поэтому
целесообразно выбрать тактовую частоту такой, чтобы произведение Kсч
fтакт было бы равным, или кратным периоду напряжения промышленной
сети.
Автоматическая
коррекция нуля.
Преобразование
биполярных входных сигналов
Как следует из (6.9), статическая точность АЦП многотактного
интегрирования определяется только точностью источника опорного напряжения и
смещением нуля интегратора и компаратора, которые суммируются с опорным
напряжением.
Смещение нуля можно устранить автоматической компенсацией. Для этого в
цикл преобразования вводят дополнительную стадию установки нуля (см. рис. 18),
во время которой интегратор отключается от источников сигналов и совместно с
компаратором охватывается глубокой отрицательной обратной связью, как это
показано на рисунок 19. Здесь в качестве компаратора используется ОУ. Между
интегратором и входом АЦП включен неинвертирующий повторитель в качестве
буферного усилителя Б.
Рисунок 19 АЦП двухконтактного интегрирования с автоматической
компенсацией смещения нуля
В фазе автоматической компенсации нуля ключи S1, S3,
S5 разомкнуты, а ключи S2, S4, S6,
S7 – замкнуты. Поэтому интегратор, компаратор и буферный усилитель
образуют повторитель напряжения, выходное напряжение которого Uк
подается на конденсатор автоматической компенсации Сак Входное
напряжение буферного усилителя равно нулю, а выходное – его смещению нуля U0б.
После окончания переходных процессов на конденсаторе Сак
установится напряжение, равное U0б U0и, где U0и
– смещение нуля интегратора. Одновременно конденсатор Соп заряжается
от источника опорного напряжения.
На стадии интегрирования входного напряжения ключи S4 и S7
размыкаются, а S1 – замыкается. Так как на это время напряжение на
конденсаторе Сак запоминается, смещение нуля в течение фазы интегрирования
компенсируется. При этом дрейф нуля определяется только кратковременной
нестабильностью, которая очень мала. То же самое сохраняется на стадии счета.
Поскольку в контуре компенсации смещения нуля последовательно включены
два усилителя, то легко могут возникнуть автоколебания. Для стабилизации
последовательно с ключом S7 следует включить резистор.
После окончания фазы интегрирования схема управления анализирует выходное
напряжение компаратора. Если среднее значение входного напряжения положительно,
то на выходе компаратора устанавливается напряжение высокого уровня. В этом
случае одновременно с размыканием ключа S1 замыкаются ключи S4
и S5, подключая ко входу буферного усилителя конденсатор Соп
с сохраненным на нем опорным напряжением, причем так, что это напряжение имеет
полярность, противоположную полярности источника опорного напряжения. Если
среднее значение входного напряжения отрицательно, то на выходе компаратора
устанавливается напряжение низкого уровня. Тогда замыкаются ключи S3
и S6, подключая ко входу буферного усилителя опорный конденсатор
другими полюсами. В обоих случаях в стадии счета происходит изменение
напряжения интегратора Uи(t) в направлении, противоположном тому,
которое имело место в стадии интегрирования. Одновременно схема управления
формирует код знака. Таким образом, в простейшем случае выходной код АЦП
представляет собой прямой код со знаком.
.2.3.2 Сигма-дельта АЦП
АЦП многотактного интегрирования имеют ряд недостатков.
Во-первых, нелинейность переходной статической характеристики
операционного усилителя, на котором выполняют интегратор, заметным образом
сказывается на интегральной нелинейности характеристики преобразования АЦП
высокого разрешения. Для уменьшения влияния этого фактора АЦП изготавливают
многотактными.
Другим недостатком этих АЦП является то обстоятельство, что
интегрирование входного сигнала занимает в цикле преобразования только
приблизительно третью часть. Две трети цикла преобразователь не принимает
входной сигнал. Это ухудшает помехоподавляющие свойства интегрирующего АЦП.
В-третьих, АЦП многотактного интегрирования должен быть снабжен довольно
большим количеством внешних резисторов и конденсаторов с высококачественным
диэлектриком, что значительно увеличивает место, занимаемое преобразователем на
плате и, как следствие, усиливает влияние помех.
Эти недостатки во многом устранены в конструкции сигма-дельта АЦП. Своим
названием эти преобразователи обязаны наличием в них двух блоков: сумматора
(обозначение операции – S) и интегратора (обозначение операции – D).
Один из принципов, заложенных в такого рода преобразователях, позволяющий
уменьшить погрешность, вносимую шумами, а следовательно увеличить разрешающую
способность – это усреднение результатов измерения на большом интервале
времени.
Рисунок 20 Структурная схема сигма-дельта модулятора
Основные узлы АЦП – это сигма-дельта модулятор и цифровой фильтр. Схема
n-разрядного сигма-дельта модулятора первого порядка приведена на рисунке 20.
Работа этой схемы основана на вычитании из входного сигнала Uвх(t)
величины сигнала на выходе ЦАП, полученной на предыдущем такте работы схемы.
Полученная разность интегрируется, а затем преобразуется в код параллельным АЦП
невысокой разрядности. Последовательность кодов поступает на цифровой фильтр
нижних частот.
Порядок модулятора определяется численностью интеграторов и сумматоров в
его схеме. Сигма-дельта модуляторы N-го порядка содержат N сумматоров и N
интеграторов и обеспечивают большее соотношение сигнал/шум при той же частоте
отсчетов, чем модуляторы первого порядка.
Рисунок 21 Структурная схема сигма-дельта АЦП
Наиболее широко в составе ИМС используются однобитные сигма-дельта
модуляторы, в которых в качестве АЦП используется компаратор, а в качестве ЦАП
– аналоговый комутатор (рисунок 21).
Принцип действия пояснен в таблице 2 на примере преобразования входного
сигнала, равного 0,6 В, при Uоп=1 В. Пусть постоянная времени
интегрирования интегратора численно равна периоду тактовых импульсов. В нулевом
периоде выходное напряжение интегратора сбрасывается в нуль. На выходе ЦАП
также устанавливается нулевое напряжение. Затем схема проходит через показанную
в таблице 2 последовательность состояний.
Таблица 2
N такта | US, В | ||||||||
N такта | US, В | Uи, В | Uк, бит | UЦАП, В | N такта | US, В | Uи, В | Uк, бит | UЦАП, В |
1 | 0,6 | 0,6 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
2 | -0,4 | 0,2 | 1 | 1 | 2 | -1 | 0 | 0 | -1 |
3 | -0,4 | -0,2 | 0 | -1 | 3 | 1 | 1 | 1 | 1 |
4 | 1,6 | 1,4 | 1 | 1 | 4 | -1 | 0 | 0 | -1 |
5 | -0,4 | 1,0 | 1 | 1 | 5 | 1 | 1 | 1 | 1 |
6 | -0,4 | 0,6 | 1 | 1 | 6 | -1 | 0 | 0 | -1 |
7 | -0,4 | 1 | 1 | 7 | 1 | 1 | 1 | 1 | |
8 | -0,4 | -0,2 | 0 | -1 | 8 | -1 | 0 | 0 | -1 |
9 | 1,6 | 1,4 | 1 | 1 | 9 | 1 | 1 | 1 | 1 |
10 | -0,4 | 1,0 | 1 | 1 | 10 | -1 | 0 | 0 | -1 |
11 | -0,4 | 0,6 | 1 | 1 | 11 | 1 | 1 | 1 | 1 |
12 | -0,4 | 0,2 | 1 | 1 | 12 | -1 | 0 | 0 | -1 |
13 | -0,4 | -0,2 | 0 | -1 | 13 | 1 | 1 | 1 | 1 |
14 | 1,6 | 1,4 | 1 | 1 | 14 | -1 | 0 | 0 | -1 |
15 | -0,4 | 1,0 | 1 | 1 | 15 | 1 | 1 | 1 | 1 |
16 | -0,4 | 0,6 | 1 | 1 | 16 | -1 | 0 | 0 | -1 |
В тактовые периоды 2 и 7 состояния системы идентичны, так как при
неизменном входном сигнале Uвх=0,6 В цикл работы занимает пять
тактовых периодов. Усреднение выходного сигнала ЦАП за цикл действительно дает
величину напряжения 0,6 В:
(6.12)
Для
формирования выходного кода такого преобразователя необходимо каким-либо
образом преобразовать последовательность бит на выходе компаратора в виде
унитарного кода в последовательный или параллельный двоичный позиционный код. В
простейшем случае это можно сделать с помощью двоичного счетчика. Возьмем в
нашем примере 4-разрядный счетчик. Подсчет бит на выходе компаратора за 16-ти
тактный цикл дает число 13. Несложно увидеть, что при Uвх=1 В на
выходе компаратора всегда будет единица, что дает за цикл число 16, т.е. переполнение
счетчика. Напротив, при Uвх=-1 В на выходе компаратора всегда будет
нуль, что дает равное нулю содержимое счетчика в конце цикла. В случае, если Uвх=0
то, как это видно из табл. 2, результат счета за цикл составит 810
или 10002. Это значит, что выходное число АЦП представляется в
смещенном коде. В рассмотренном примере верхняя граница полной шкалы составит
11112 или 710, а нижняя – 00002 или -810.
При Uвх=0,6 В, как это видно из левой половины табл. 2, содержимое
счетчика составит 1310 в смещенном коде, что соответствует 5. Учитывая, что 8
соответствует Uвх=1 В, найдем
В(6.13)
При
использовании двоичного счетчика в качестве преобразователя потока битов,
поступающих с выхода компаратора, необходимо выделять фиксированный цикл
преобразования, длительность которого равна произведению Kсч fтакт.
После его окончания должно производиться считывание результата, например, с
помощью регистра-защелки и обнуление счетчика. В этом случае с точки зрения
помехоподавляющих свойств сигма-дельта АЦП близки к АЦП многотактного
интегрирования. Более эффективно с этой точки зрения применение в сигма-дельта
АЦП цифровых фильтров с конечной длительностью переходных процессов.
В
сигма-дельта АЦП обычно применяются цифровые фильтры с амплитудно-частотной
характеристикой (АЧХ) вида 
.
Передаточная функция такого фильтра в z-области определяется выражением:
(6.14)
где
М – целое число, которое задается программно и равно отношению тактовой частоты
модулятора к частоте отсчетов фильтра. (Частота отсчетов – это частота, с
которой обновляются данные). В частотной области модуль передаточной функции
фильтра:
(6.15)
На
рис. 22 приведен график амплитудно-частотной характеристики цифрового фильтра,
построенной согласно выражению (13) при fтакт=38,4 кГц и М=192, что
дает значение частоты отсчетов, совпадающей с первой частотой режекции фильтра
АЦП, fотсч=50 Гц. Сравнение этой АЧХ с АЧХ коэффициента подавления
помех АЦП с двухкратным интегрированием показывает значительно лучшие
помехоподавляющие свойства сигма-дельта АЦП.
В
то же время применение цифрового фильтра нижних частот в составе сигма-дельта
АЦП вместо счетчика вызывает переходные процессы при изменении входного
напряжения. Время установления цифровых фильтров с конечной длительностью
переходных процессов, как следует из их названия, конечно и составляет для
фильтра вида 
четыре периода частоты отсчетов, а при начальном
обнулении фильтра – три периода. Это снижает быстродействие систем сбора данных
на основе сигма-дельта АЦП.
Рисунок
22 АЧХ цифрового фильтра сигма-дельта АЦП
Сравнение
сигма-дельта АЦП с АЦП многотактного интегрирования показывает значительные
преимущества первых.
Прежде
всего, линейность характеристики преобразования сигма-дельта АЦП выше, чем у
АЦП многотактного интегрирования равной стоимости. Это объясняется тем, что
интегратор сигма-дельта АЦП работает в значительно более узком динамическом
диапазоне, и нелинейность переходной характеристики усилителя, на котором
построен интегратор, сказывается значительно меньше. Емкость конденсатора
интегратора у сигма-дельта АЦП значительно меньше (десятки пикофарад), так что
этот конденсатор может быть изготовлен прямо на кристалле ИМС. Как следствие,
сигма-дельта АЦП практически не имеет внешних элементов, что существенно
сокращает площадь, занимаемую им на плате, и снижает уровень шумов.
Сигма-дельта
АЦП высокого разрешения имеют развитую цифровую часть, включающую
микроконтроллер. Это позволяет реализовать режимы автоматической установки нуля
и самокалибровки полной шкалы, хранить калибровочные коэффициенты и передавать
их по запросу внешнего процессора.
Преобразователи
напряжение-частота
На
базе преобразователей напряжение-частота (ПНЧ) могут быть построены
интегрирующие АЦП, обеспечивающие относительно высокую точность преобразования
при низкой стоимости. Существует несколько видов ПНЧ. Наибольшее применение
нашли ПНЧ с заданной длительностью выходного импульса. Структурная схема такого
ПНЧ приведена на рис. 23.
Работает
ПНЧ следующим образом. Под действием положительного входного сигнала Uвх
напряжение Uи на выходе интегратора И уменьшается. При этом ключ S
разомкнут. Когда напряжение Uи уменьшится до нуля, компаратор К
переключается, запуская тем самым одновибратор. Одновибратор формирует импульс
стабильной длительности Ти, который управляет ключем.
Последовательность этих импульсов является выходным сигналом ПНЧ. Ключ
замыкается и ток Iоп в течение Ти поступает на вход
интегратора, вызывая увеличение выходного напряжения интегратора. Далее
описанный процесс снова повторяется.
Рисунок
23 Структурная схема ПНЧ
Импульсы
тока Iоп уравновешивают ток, вызываемый входным напряжением Uвх.
В установившемся режиме
Отсюда
следует
где
Uвх.ср – среднее значение входного напряжения за период Т.
Рисунок
24 Блок-схема АЦП на основе ПНЧ
Таким
образом, по существу ПНЧ преобразует входное напряжение в унитарный код. Для
его преобразования в двоичный позиционный можно использовать счетчик. Схема
интегрирующего АЦП на базе ПНЧ приведена на рис. 24.
Двоичный
счетчик подсчитывает число импульсов, поступивших от ПНЧ за период Тотсч=1/fотсч,
задаваемый отсчетными импульсами, которыми содержимое счетчика заносится в
выходной регистр-защелку. Вслед за этим происходит обнуление счетчика. Число
импульсов n, подсчитанных счетчиком за время Тотсч,
Здесь
Uвх.ср – среднее значение входного напряжения за весь период Тотсч.
Можно
заметно повысить точность ПНЧ, если вместо одновибратора включить тактируемый
импульсами стабильной частоты D-триггер. Несложно убедиться (см. рис. 16), что
в этом случае ПНЧ превращается в однобитный сигма-дельта модулятор.
3 Последовательно-параллельные АЦП
Последовательно-параллельные АЦП являются компромиссом между стремлением
получить высокое быстродействие и желанием сделать это по возможности меньшей
ценой. Последовательно-параллельные АЦП занимают промежуточное положение по
разрешающей способности и быстродействию между параллельными АЦП и АЦП
последовательного приближения. Последовательно-параллельные АЦП подразделяют на
многоступенчатые, многотактные и конвеерные.
6.3.1 Многоступенчатые АЦП
В многоступенчатом АЦП процесс преобразования входного сигнала разделен в
пространстве. В качестве примера на рисунке 25 представлена схема
двухступенчатого 8-разрядного АЦП.
Рисунок 25 Структурная схема двухступенчатого АЦП
Верхний по схеме АЦП осуществляет грубое преобразование сигнала в четыре
старших разряда выходного кода. Цифровые сигналы с выхода АЦП поступают на
выходной регистр и одновременно на вход 4-разрядного быстродействующего ЦАП. Во
многих ИМС многоступенчатых АЦП этот ЦАП выполнен по схеме суммирования токов
на дифференциальных переключателях, но некоторые содержат ЦАП с суммированием
напряжений. Остаток от вычитания выходного напряжения ЦАП из входного
напряжения схемы поступает на вход АЦП2, опорное напряжение которого в 16 раз
меньше, чем у АЦП1. Как следствие, квант АЦП2 в 16 раз меньше кванта АЦП1. Этот
остаток, преобразованный АЦП2 в цифровую форму представляет собой четыре
младших разряда выходного кода. Различие между АЦП1 и АЦП2 заключается прежде
всего в требовании к точности: у АЦП1 точность должна быть такой же как у
8-разрядного преобразователя, в то время как АЦП2 может иметь точность
4-разрядного.
Грубо приближенная и точная величины должны, естественно, соответствовать
одному и тому же входному напряжению Uвх(tj). Из-за
наличия задержки сигнала в первой ступени возникает, однако, временнoе
запаздывание. Поэтому при использовании этого способа входное напряжение
необходимо поддерживать постоянным с помощью устройства выборки-хранения до тех
пор, пока не будет получено все число.
3.2 Многотактные последовательно-параллельные АЦП
Рассмотрим пример 8-разрядного последовательно-параллельного АЦП,
относящегося к типу многотактных (рисунок 26).
Здесь процесс преобразования разделен во времени.
Рисунок 26 Структурная схема двухтактного АЦП
Преобразователь состоит из 4-разрядного параллельного АЦП, квант h
которого определяется величиной опорного напряжения, 4-разрядного ЦАП и
устройства управления.
Если максимальный входной сигнал равен 2,56 В, то в первом такте
преобразователь работает с шагом квантования h1=0,16 В. В это время
входной код ЦАП равен нулю. Устройство управления пересылает полученное от АЦП
в первом такте слово в четыре старших разряда выходного регистра, подает это
слово на вход ЦАП и уменьшает в 16 раз опорное напряжение АЦП. Таким образом,
во втором такте шаг квантования h2=0,01 В и остаток, образовавшийся
при вычитании из входного напряжения схемы выходного напряжения ЦАП, будет
преобразован в младший полубайт выходного слова.
Очевидно, что используемые в этой схеме 4-разрядные АЦП и ЦАП должны
обладать 8-разрядной точностью, в противном случае возможен пропуск кодов, т.е.
при монотонном нарастании входного напряжения выходной код АЦП не будет
принимать некоторые значения из своей шкалы. Так же, как и в предыдущем
преобразователе, входное напряжение многотактного АЦП во время преобразования
должно быть неизменным, для чего между его входом и источником входного сигнала
следует включить устройство выборки-хранения.
Быстродействие рассмотренного многотактного АЦП определяется полным
временем преобразования 4-разрядного АЦП, временем срабатывания цифровых схем
управления, временем установления ЦАП с погрешностью, не превышающей 0,2…0,3
кванта 8-разрядного АЦП, причем время преобразования АЦП входит в общее время
преобразования дважды.
В результате при прочих равных условиях преобразователь такого типа
оказывается медленнее двухступенчатого преобразователя, рассмотренного выше.
Однако он проще и дешевле. По быстродействию многотактные АЦП занимают
промежуточное положение между многоступенчатыми АЦП и АЦП последовательного
приближения.
3.3 Конвейерные АЦП
Быстродействие многоступенчатого АЦП можно повысить, применив конвейерный
принцип многоступенчатой обработки входного сигнала.
В обыкновенном многоступенчатом АЦП вначале происходит формирование
старших разрядов выходного слова преобразователем АЦП1, а затем идет период
установления выходного сигнала ЦАП. На этом интервале АЦП2 простаивает. На
втором этапе во время преобразования остатка преобразователем АЦП2 простаивает
АЦП1. Введя элементы задержки аналогового и цифрового сигналов между ступенями
преобразователя, получим конвейерный АЦП, схема 8-разрядного варианта приведена
на рисунке 27.
Рисунок 27 Структурная схема конвейерного АЦП
Роль аналогового элемента задержки выполняет устройство выборки-хранения
УВХ2, а цифрового – четыре D-триггера. Триггеры задерживают передачу старшего
полубайта в выходной регистр на один период тактового сигнала.
Сигналы выборки, формируемые из тактового сигнала, поступают на УВХ1 и
УВХ2 в разные моменты времени (рисунок 28). УВХ2 переводится в режим хранения
позже, чем УВХ1 на время, равное суммарной задержке распространения сигнала по
АЦП1 и ЦАП. Задний фронт тактового сигнала управляет записью кодов в D-триггеры
и выходной регистр. Полная обработка входного сигнала занимает около двух
периодов, но частота появления новых значений выходного кода равна частоте
тактового сигнала.
Таким образом, конвейерная архитектура позволяет существенно (в несколько
раз) повысить максимальную частоту выборок многоступенчатого АЦП. То, что при
этом сохраняется суммарная задержка прохождения сигнала, соответствующая
обычному многоступенчатому АЦП с равным числом ступеней, не имеет существенного
значения, так как время последующей цифровой обработки этих сигналов все равно
многократно превосходит эту задержку.
Рисунок 28 Диаграммы работы конвейерного АЦП
За счет этого можно без проигрыша в быстродействии увеличить число
ступеней АЦП, понизив разрядность каждой ступени. В свою очередь, увеличение
числа ступеней преобразования уменьшает сложность АЦП.
Конвейерную архитектуру имеет большое количество выпускаемых в настоящее
время многоступенчатых АЦП. При выборе конвейерного АЦП следует иметь в виду,
что многие из них не допускают работу с низкой частотой выборок. Это вызвано
тем, что внутренние УВХ имеют довольно высокую скорость разряда конденсаторов
хранения, поэтому работа с большим тактовым периодом приводит к значительному
изменению преобразуемого сигнала в ходе преобразования.
Литература
1. Хоровиц П., Хилл У. Искусство схемотехники.-М., Мир,
1998, т.1-2,-265 с.
. Гутников В.С. Интегральная электроника в измерительных
устройствах.-Л.: Энергоатомиздат, 1998-304 с.
. Титце У., Шенк К. Полупроводниковая схемотехника.
Справочное пособие.-М.: Мир, 1983-512 с.
. Шляндин В.М. Цифровые измерительные устройства.:
Учебник для вузов.-М.: ВШ, 1981-335 с.
. Ерофеев Ю.Н. Импульсные устройства.: Учебное пособие
для вузов-М.: ВШ, 1989 -527 с.
. Шахов Э.К., Михотин В.Д. Интегрирующие
развертывающие преобразователи напряжения.-М.: Энергоатомиздат, 1986-144 с.
. Мартяшин А.И., Шахов Э.К., Шляндин В.М.
Преобразователи электрических параметров для систем контроля и измерения. – М.:
Энергия, 1976.-329 с.
Преобразование
биполярных входных сигналов
Как следует из (6.9), статическая точность АЦП многотактного
интегрирования определяется только точностью источника опорного напряжения и
смещением нуля интегратора и компаратора, которые суммируются с опорным
напряжением.
Смещение нуля можно устранить автоматической компенсацией. Для этого в
цикл преобразования вводят дополнительную стадию установки нуля (см. рис. 18),
во время которой интегратор отключается от источников сигналов и совместно с
компаратором охватывается глубокой отрицательной обратной связью, как это
показано на рисунок 19.
Рисунок 19 АЦП двухконтактного интегрирования с автоматической
компенсацией смещения нуля
В фазе автоматической компенсации нуля ключи S1, S3,
S5 разомкнуты, а ключи S2, S4, S6,
S7 – замкнуты. Поэтому интегратор, компаратор и буферный усилитель
образуют повторитель напряжения, выходное напряжение которого Uк
подается на конденсатор автоматической компенсации Сак Входное
напряжение буферного усилителя равно нулю, а выходное – его смещению нуля U0б.
После окончания переходных процессов на конденсаторе Сак
установится напряжение, равное U0б U0и, где U0и
– смещение нуля интегратора. Одновременно конденсатор Соп заряжается
от источника опорного напряжения.
На стадии интегрирования входного напряжения ключи S4 и S7
размыкаются, а S1 – замыкается. Так как на это время напряжение на
конденсаторе Сак запоминается, смещение нуля в течение фазы интегрирования
компенсируется.
Поскольку в контуре компенсации смещения нуля последовательно включены
два усилителя, то легко могут возникнуть автоколебания. Для стабилизации
последовательно с ключом S7 следует включить резистор.
После окончания фазы интегрирования схема управления анализирует выходное
напряжение компаратора. Если среднее значение входного напряжения положительно,
то на выходе компаратора устанавливается напряжение высокого уровня. В этом
случае одновременно с размыканием ключа S1 замыкаются ключи S4
и S5, подключая ко входу буферного усилителя конденсатор Соп
с сохраненным на нем опорным напряжением, причем так, что это напряжение имеет
полярность, противоположную полярности источника опорного напряжения.
Если
среднее значение входного напряжения отрицательно, то на выходе компаратора
устанавливается напряжение низкого уровня. Тогда замыкаются ключи S3
и S6, подключая ко входу буферного усилителя опорный конденсатор
другими полюсами.
В обоих случаях в стадии счета происходит изменение
напряжения интегратора Uи(t) в направлении, противоположном тому,
которое имело место в стадии интегрирования. Одновременно схема управления
формирует код знака. Таким образом, в простейшем случае выходной код АЦП
представляет собой прямой код со знаком.
.2.3.2 Сигма-дельта АЦП
АЦП многотактного интегрирования имеют ряд недостатков.
Во-первых, нелинейность переходной статической характеристики
операционного усилителя, на котором выполняют интегратор, заметным образом
сказывается на интегральной нелинейности характеристики преобразования АЦП
высокого разрешения. Для уменьшения влияния этого фактора АЦП изготавливают
многотактными.
Другим недостатком этих АЦП является то обстоятельство, что
интегрирование входного сигнала занимает в цикле преобразования только
приблизительно третью часть. Две трети цикла преобразователь не принимает
входной сигнал. Это ухудшает помехоподавляющие свойства интегрирующего АЦП.
В-третьих, АЦП многотактного интегрирования должен быть снабжен довольно
большим количеством внешних резисторов и конденсаторов с высококачественным
диэлектриком, что значительно увеличивает место, занимаемое преобразователем на
плате и, как следствие, усиливает влияние помех.
Эти недостатки во многом устранены в конструкции сигма-дельта АЦП. Своим
названием эти преобразователи обязаны наличием в них двух блоков: сумматора
(обозначение операции – S) и интегратора (обозначение операции – D).
Один из принципов, заложенных в такого рода преобразователях, позволяющий
уменьшить погрешность, вносимую шумами, а следовательно увеличить разрешающую
способность – это усреднение результатов измерения на большом интервале
времени.
Рисунок 20 Структурная схема сигма-дельта модулятора
Основные узлы АЦП – это сигма-дельта модулятор и цифровой фильтр. Схема
n-разрядного сигма-дельта модулятора первого порядка приведена на рисунке 20.
Работа этой схемы основана на вычитании из входного сигнала Uвх(t)
величины сигнала на выходе ЦАП, полученной на предыдущем такте работы схемы.
Полученная разность интегрируется, а затем преобразуется в код параллельным АЦП
невысокой разрядности. Последовательность кодов поступает на цифровой фильтр
нижних частот.
Порядок модулятора определяется численностью интеграторов и сумматоров в
его схеме. Сигма-дельта модуляторы N-го порядка содержат N сумматоров и N
интеграторов и обеспечивают большее соотношение сигнал/шум при той же частоте
отсчетов, чем модуляторы первого порядка.
Рисунок 21 Структурная схема сигма-дельта АЦП
Наиболее широко в составе ИМС используются однобитные сигма-дельта
модуляторы, в которых в качестве АЦП используется компаратор, а в качестве ЦАП
– аналоговый комутатор (рисунок 21).
Принцип действия пояснен в таблице 2 на примере преобразования входного
сигнала, равного 0,6 В, при Uоп=1 В. Пусть постоянная времени
интегрирования интегратора численно равна периоду тактовых импульсов. В нулевом
периоде выходное напряжение интегратора сбрасывается в нуль.
Таблица 2
N такта | US, В | ||||||||
N такта | US, В | Uи, В | Uк, бит | UЦАП, В | N такта | US, В | Uи, В | Uк, бит | UЦАП, В |
1 | 0,6 | 0,6 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
2 | -0,4 | 0,2 | 1 | 1 | 2 | -1 | 0 | 0 | -1 |
3 | -0,4 | -0,2 | 0 | -1 | 3 | 1 | 1 | 1 | 1 |
4 | 1,6 | 1,4 | 1 | 1 | 4 | -1 | 0 | 0 | -1 |
5 | -0,4 | 1,0 | 1 | 1 | 5 | 1 | 1 | 1 | 1 |
6 | -0,4 | 0,6 | 1 | 1 | 6 | -1 | 0 | 0 | -1 |
7 | -0,4 | 1 | 1 | 7 | 1 | 1 | 1 | 1 | |
8 | -0,4 | -0,2 | 0 | -1 | 8 | -1 | 0 | 0 | -1 |
9 | 1,6 | 1,4 | 1 | 1 | 9 | 1 | 1 | 1 | 1 |
10 | -0,4 | 1,0 | 1 | 1 | 10 | -1 | 0 | 0 | -1 |
11 | -0,4 | 0,6 | 1 | 1 | 11 | 1 | 1 | 1 | 1 |
12 | -0,4 | 0,2 | 1 | 1 | 12 | -1 | 0 | 0 | -1 |
13 | -0,4 | -0,2 | 0 | -1 | 13 | 1 | 1 | 1 | 1 |
14 | 1,6 | 1,4 | 1 | 1 | 14 | -1 | 0 | 0 | -1 |
15 | -0,4 | 1,0 | 1 | 1 | 15 | 1 | 1 | 1 | 1 |
16 | -0,4 | 0,6 | 1 | 1 | 16 | -1 | 0 | 0 | -1 |
В тактовые периоды 2 и 7 состояния системы идентичны, так как при
неизменном входном сигнале Uвх=0,6 В цикл работы занимает пять
тактовых периодов. Усреднение выходного сигнала ЦАП за цикл действительно дает
величину напряжения 0,6 В:
(6.12)
Для
формирования выходного кода такого преобразователя необходимо каким-либо
образом преобразовать последовательность бит на выходе компаратора в виде
унитарного кода в последовательный или параллельный двоичный позиционный код. В
простейшем случае это можно сделать с помощью двоичного счетчика. Возьмем в
нашем примере 4-разрядный счетчик. Подсчет бит на выходе компаратора за 16-ти
тактный цикл дает число 13. Несложно увидеть, что при Uвх=1 В на
выходе компаратора всегда будет единица, что дает за цикл число 16, т.е. переполнение
счетчика. Напротив, при Uвх=-1 В на выходе компаратора всегда будет
нуль, что дает равное нулю содержимое счетчика в конце цикла. В случае, если Uвх=0
то, как это видно из табл. 2, результат счета за цикл составит 810
или 10002. Это значит, что выходное число АЦП представляется в
смещенном коде. В рассмотренном примере верхняя граница полной шкалы составит
11112 или 710, а нижняя – 00002 или -810.
При Uвх=0,6 В, как это видно из левой половины табл. 2, содержимое
счетчика составит 1310 в смещенном коде, что соответствует 5. Учитывая, что 8
соответствует Uвх=1 В, найдем
В(6.13)
При
использовании двоичного счетчика в качестве преобразователя потока битов,
поступающих с выхода компаратора, необходимо выделять фиксированный цикл
преобразования, длительность которого равна произведению Kсч fтакт.
После его окончания должно производиться считывание результата, например, с
помощью регистра-защелки и обнуление счетчика. В этом случае с точки зрения
помехоподавляющих свойств сигма-дельта АЦП близки к АЦП многотактного
интегрирования. Более эффективно с этой точки зрения применение в сигма-дельта
АЦП цифровых фильтров с конечной длительностью переходных процессов.
В
сигма-дельта АЦП обычно применяются цифровые фильтры с амплитудно-частотной
характеристикой (АЧХ) вида .
Передаточная функция такого фильтра в z-области определяется выражением:
(6.14)
где
М – целое число, которое задается программно и равно отношению тактовой частоты
модулятора к частоте отсчетов фильтра. (Частота отсчетов – это частота, с
которой обновляются данные). В частотной области модуль передаточной функции
фильтра:
(6.15)
На
рис. 22 приведен график амплитудно-частотной характеристики цифрового фильтра,
построенной согласно выражению (13) при fтакт=38,4 кГц и М=192, что
дает значение частоты отсчетов, совпадающей с первой частотой режекции фильтра
АЦП, fотсч=50 Гц. Сравнение этой АЧХ с АЧХ коэффициента подавления
помех АЦП с двухкратным интегрированием показывает значительно лучшие
помехоподавляющие свойства сигма-дельта АЦП.
В
то же время применение цифрового фильтра нижних частот в составе сигма-дельта
АЦП вместо счетчика вызывает переходные процессы при изменении входного
напряжения. Время установления цифровых фильтров с конечной длительностью
переходных процессов, как следует из их названия, конечно и составляет для
фильтра вида четыре периода частоты отсчетов, а при начальном
обнулении фильтра – три периода. Это снижает быстродействие систем сбора данных
на основе сигма-дельта АЦП.
Рисунок
22 АЧХ цифрового фильтра сигма-дельта АЦП
Сравнение
сигма-дельта АЦП с АЦП многотактного интегрирования показывает значительные
преимущества первых.
Прежде
всего, линейность характеристики преобразования сигма-дельта АЦП выше, чем у
АЦП многотактного интегрирования равной стоимости. Это объясняется тем, что
интегратор сигма-дельта АЦП работает в значительно более узком динамическом
диапазоне, и нелинейность переходной характеристики усилителя, на котором
построен интегратор, сказывается значительно меньше. Емкость конденсатора
интегратора у сигма-дельта АЦП значительно меньше (десятки пикофарад), так что
этот конденсатор может быть изготовлен прямо на кристалле ИМС. Как следствие,
сигма-дельта АЦП практически не имеет внешних элементов, что существенно
сокращает площадь, занимаемую им на плате, и снижает уровень шумов.
Сигма-дельта
АЦП высокого разрешения имеют развитую цифровую часть, включающую
микроконтроллер. Это позволяет реализовать режимы автоматической установки нуля
и самокалибровки полной шкалы, хранить калибровочные коэффициенты и передавать
их по запросу внешнего процессора.
Преобразователи
напряжение-частота
На
базе преобразователей напряжение-частота (ПНЧ) могут быть построены
интегрирующие АЦП, обеспечивающие относительно высокую точность преобразования
при низкой стоимости. Существует несколько видов ПНЧ. Наибольшее применение
нашли ПНЧ с заданной длительностью выходного импульса. Структурная схема такого
ПНЧ приведена на рис. 23.
Работает
ПНЧ следующим образом. Под действием положительного входного сигнала Uвх
напряжение Uи на выходе интегратора И уменьшается. При этом ключ S
разомкнут. Когда напряжение Uи уменьшится до нуля, компаратор К
переключается, запуская тем самым одновибратор. Одновибратор формирует импульс
стабильной длительности Ти, который управляет ключем.
Последовательность этих импульсов является выходным сигналом ПНЧ. Ключ
замыкается и ток Iоп в течение Ти поступает на вход
интегратора, вызывая увеличение выходного напряжения интегратора. Далее
описанный процесс снова повторяется.
Рисунок
23 Структурная схема ПНЧ
Импульсы
тока Iоп уравновешивают ток, вызываемый входным напряжением Uвх.
В установившемся режиме
Отсюда
следует
где
Uвх.ср – среднее значение входного напряжения за период Т.
Рисунок
24 Блок-схема АЦП на основе ПНЧ
Таким
образом, по существу ПНЧ преобразует входное напряжение в унитарный код. Для
его преобразования в двоичный позиционный можно использовать счетчик. Схема
интегрирующего АЦП на базе ПНЧ приведена на рис. 24.
Двоичный
счетчик подсчитывает число импульсов, поступивших от ПНЧ за период Тотсч=1/fотсч,
задаваемый отсчетными импульсами, которыми содержимое счетчика заносится в
выходной регистр-защелку. Вслед за этим происходит обнуление счетчика. Число
импульсов n, подсчитанных счетчиком за время Тотсч,
Здесь
Uвх.ср – среднее значение входного напряжения за весь период Тотсч.
Можно
заметно повысить точность ПНЧ, если вместо одновибратора включить тактируемый
импульсами стабильной частоты D-триггер. Несложно убедиться (см. рис. 16), что
в этом случае ПНЧ превращается в однобитный сигма-дельта модулятор.
3 Последовательно-параллельные АЦП
Последовательно-параллельные АЦП являются компромиссом между стремлением
получить высокое быстродействие и желанием сделать это по возможности меньшей
ценой. Последовательно-параллельные АЦП занимают промежуточное положение по
разрешающей способности и быстродействию между параллельными АЦП и АЦП
последовательного приближения. Последовательно-параллельные АЦП подразделяют на
многоступенчатые, многотактные и конвеерные.
6.3.1 Многоступенчатые АЦП
В многоступенчатом АЦП процесс преобразования входного сигнала разделен в
пространстве. В качестве примера на рисунке 25 представлена схема
двухступенчатого 8-разрядного АЦП.
Рисунок 25 Структурная схема двухступенчатого АЦП
Верхний по схеме АЦП осуществляет грубое преобразование сигнала в четыре
старших разряда выходного кода. Цифровые сигналы с выхода АЦП поступают на
выходной регистр и одновременно на вход 4-разрядного быстродействующего ЦАП. Во
многих ИМС многоступенчатых АЦП этот ЦАП выполнен по схеме суммирования токов
на дифференциальных переключателях, но некоторые содержат ЦАП с суммированием
напряжений. Остаток от вычитания выходного напряжения ЦАП из входного
напряжения схемы поступает на вход АЦП2, опорное напряжение которого в 16 раз
меньше, чем у АЦП1. Как следствие, квант АЦП2 в 16 раз меньше кванта АЦП1. Этот
остаток, преобразованный АЦП2 в цифровую форму представляет собой четыре
младших разряда выходного кода. Различие между АЦП1 и АЦП2 заключается прежде
всего в требовании к точности: у АЦП1 точность должна быть такой же как у
8-разрядного преобразователя, в то время как АЦП2 может иметь точность
4-разрядного.
Грубо приближенная и точная величины должны, естественно, соответствовать
одному и тому же входному напряжению Uвх(tj). Из-за
наличия задержки сигнала в первой ступени возникает, однако, временнoе
запаздывание. Поэтому при использовании этого способа входное напряжение
необходимо поддерживать постоянным с помощью устройства выборки-хранения до тех
пор, пока не будет получено все число.
3.2 Многотактные последовательно-параллельные АЦП
Рассмотрим пример 8-разрядного последовательно-параллельного АЦП,
относящегося к типу многотактных (рисунок 26).
Здесь процесс преобразования разделен во времени.
Рисунок 26 Структурная схема двухтактного АЦП
Преобразователь состоит из 4-разрядного параллельного АЦП, квант h
которого определяется величиной опорного напряжения, 4-разрядного ЦАП и
устройства управления.
Если максимальный входной сигнал равен 2,56 В, то в первом такте
преобразователь работает с шагом квантования h1=0,16 В. В это время
входной код ЦАП равен нулю. Устройство управления пересылает полученное от АЦП
в первом такте слово в четыре старших разряда выходного регистра, подает это
слово на вход ЦАП и уменьшает в 16 раз опорное напряжение АЦП. Таким образом,
во втором такте шаг квантования h2=0,01 В и остаток, образовавшийся
при вычитании из входного напряжения схемы выходного напряжения ЦАП, будет
преобразован в младший полубайт выходного слова.
Очевидно, что используемые в этой схеме 4-разрядные АЦП и ЦАП должны
обладать 8-разрядной точностью, в противном случае возможен пропуск кодов, т.е.
при монотонном нарастании входного напряжения выходной код АЦП не будет
принимать некоторые значения из своей шкалы. Так же, как и в предыдущем
преобразователе, входное напряжение многотактного АЦП во время преобразования
должно быть неизменным, для чего между его входом и источником входного сигнала
следует включить устройство выборки-хранения.
Быстродействие рассмотренного многотактного АЦП определяется полным
временем преобразования 4-разрядного АЦП, временем срабатывания цифровых схем
управления, временем установления ЦАП с погрешностью, не превышающей 0,2…0,3
кванта 8-разрядного АЦП, причем время преобразования АЦП входит в общее время
преобразования дважды.
В результате при прочих равных условиях преобразователь такого типа
оказывается медленнее двухступенчатого преобразователя, рассмотренного выше.
Однако он проще и дешевле. По быстродействию многотактные АЦП занимают
промежуточное положение между многоступенчатыми АЦП и АЦП последовательного
приближения.
3.3 Конвейерные АЦП
Быстродействие многоступенчатого АЦП можно повысить, применив конвейерный
принцип многоступенчатой обработки входного сигнала.
В обыкновенном многоступенчатом АЦП вначале происходит формирование
старших разрядов выходного слова преобразователем АЦП1, а затем идет период
установления выходного сигнала ЦАП. На этом интервале АЦП2 простаивает. На
втором этапе во время преобразования остатка преобразователем АЦП2 простаивает
АЦП1. Введя элементы задержки аналогового и цифрового сигналов между ступенями
преобразователя, получим конвейерный АЦП, схема 8-разрядного варианта приведена
на рисунке 27.
Рисунок 27 Структурная схема конвейерного АЦП
Роль аналогового элемента задержки выполняет устройство выборки-хранения
УВХ2, а цифрового – четыре D-триггера. Триггеры задерживают передачу старшего
полубайта в выходной регистр на один период тактового сигнала.
Сигналы выборки, формируемые из тактового сигнала, поступают на УВХ1 и
УВХ2 в разные моменты времени (рисунок 28). УВХ2 переводится в режим хранения
позже, чем УВХ1 на время, равное суммарной задержке распространения сигнала по
АЦП1 и ЦАП. Задний фронт тактового сигнала управляет записью кодов в D-триггеры
и выходной регистр. Полная обработка входного сигнала занимает около двух
периодов, но частота появления новых значений выходного кода равна частоте
тактового сигнала.
Таким образом, конвейерная архитектура позволяет существенно (в несколько
раз) повысить максимальную частоту выборок многоступенчатого АЦП. То, что при
этом сохраняется суммарная задержка прохождения сигнала, соответствующая
обычному многоступенчатому АЦП с равным числом ступеней, не имеет существенного
значения, так как время последующей цифровой обработки этих сигналов все равно
многократно превосходит эту задержку.
Рисунок 28 Диаграммы работы конвейерного АЦП
За счет этого можно без проигрыша в быстродействии увеличить число
ступеней АЦП, понизив разрядность каждой ступени. В свою очередь, увеличение
числа ступеней преобразования уменьшает сложность АЦП.
Конвейерную архитектуру имеет большое количество выпускаемых в настоящее
время многоступенчатых АЦП. При выборе конвейерного АЦП следует иметь в виду,
что многие из них не допускают работу с низкой частотой выборок. Это вызвано
тем, что внутренние УВХ имеют довольно высокую скорость разряда конденсаторов
хранения, поэтому работа с большим тактовым периодом приводит к значительному
изменению преобразуемого сигнала в ходе преобразования.
Литература
1. Хоровиц П., Хилл У. Искусство схемотехники.-М., Мир,
1998, т.1-2,-265 с.
. Гутников В.С. Интегральная электроника в измерительных
устройствах.-Л.: Энергоатомиздат, 1998-304 с.
. Титце У., Шенк К. Полупроводниковая схемотехника.
Справочное пособие.-М.: Мир, 1983-512 с.
. Шляндин В.М. Цифровые измерительные устройства.:
Учебник для вузов.-М.: ВШ, 1981-335 с.
. Ерофеев Ю.Н. Импульсные устройства.: Учебное пособие
для вузов-М.: ВШ, 1989 -527 с.
. Шахов Э.К., Михотин В.Д. Интегрирующие
развертывающие преобразователи напряжения.-М.: Энергоатомиздат, 1986-144 с.
. Мартяшин А.И., Шахов Э.К., Шляндин В.М.
Преобразователи электрических параметров для систем контроля и измерения. – М.:
Энергия, 1976.-329 с.
